thebell

전체기사

[시스템 반도체 도약의 길]에이디테크놀로지, 'IP·빅다이' 차별화①경쟁력 원천 '인프라·플랫폼·SoC' 부문

김혜란 기자공개 2024-03-14 07:54:45

[편집자주]

취약한 국내 시스템 반도체 산업이 도약하는 길은 '생태계 육성'에 있다. 팹리스부터 설계자산(IP) 기업, 디자인하우스, 후공정(OSAT), 소재·부품·장비 업체까지 고르게 성장하며 서로 시너지를 내야 한다는 목소리가 높아지고 있다. 마침 인공지능(AI) 시대로 전환하면서 반도체 시장은 변혁기를 맞이했다. 국내 시스템 반도체 밸류체인을 지탱해 온 기업입장에선 도약대에 선 셈이다. 더벨이 'K-시스템 반도체' 미래를 짊어진 기업의 경쟁력을 현장에서 짚어봤다.

이 기사는 2024년 03월 13일 11:49 thebell 에 표출된 기사입니다.

에이디테크놀로지는 전 세계 1, 2위 파운드리(반도체 위탁생산) 공정을 모두 이해하는 드문 디자인하우스다. 원래 TSMC 가치사슬협력자(VCA)였다가 2019년 삼성전자 디자인솔루션파트너(DSP)로 전환했기 때문이다. 삼성전자의 경쟁사인 TSMC의 경쟁력이나 삼성파운드리가 보완해야 할 점에 대해 누구보다 잘 알고 있다는 뜻이기도 하다.

에이디테크놀로지는 TSMC만큼 강력한 시스템 반도체 에코시스템을 구축하지 못한 삼성 파운드리의 약점을 보완해 줄 조력자를 자임하고 있다. 설계자산(IP) 조직을 키워 삼성 파운드리를 뒷받침하고, 고성능컴퓨팅(HPC)과 오토모티브(자동차)용 반도체 설계 역량을 강화해 해외 고객을 삼성전자로 유인하는 데 역할을 하고 있다.

이윤섭 전략마케팅부문장(전무)은 12일 더벨과 만나 "TSMC VCA로서 15년간 활동한 경험 위에 미세공정기술을 선도하는 삼성전자 DSP로서의 역량까지 더해 차별화된 경쟁력을 강화했다"고 강조했다.

에이디테크놀로지를 지탱하는 세 축은 시스템온칩(SoC)과 플랫폼, 인프라부문이다. 세 부서가 개별적으로, 필요한 경우엔 서로 유기적으로 협업하고 있다. 판교제2테크노밸리 신규사무소에서 세 부서의 수장인 이영근 인프라부문장(전무), 김선민 플랫폼부문장(전무), 박성욱 SoC부문장(전무)을 한 자리에서 직접 만났다.

(왼쪽부터 순서대로) 박성욱 전무, 이영근 전무, 김선민 전무, 이윤섭 전무

◇인프라, 맞춤형 파운데이션 IP 제공…플랫폼, SoC 기본 틀 설계

이영근 전무가 이끄는 인프라 부문은 파운데이션 IP(칩 설계의 기반이 되는 IP), 즉 표준셀 라이브러리와 S램(캐시메모리) 컴파일러를 개발하는 조직이다. 팹리스는 파운드리가 제공하는 파운데이션 IP를 가져다가 칩을 설계한다. 하지만 팹리스마다 원하는 소비전력과 성능 수준이 다른데 파운드리에서 제공하는 범용(general purpose) 파운데이션 IP로는 구현하기가 어렵다. 그리고 파운드리는 워낙 상대하는 고객이 많아 중소 팹리스까지 모두 지원하기가 쉽지 않다.

이영근 전무는 "고객 맞춤형 IP를 지원해 팹리스가 좀 더 경쟁력 있는 제품을 개발할 수 있게 돕는다"며 "이런 파운데이션 IP를 제공해 줄 수 있는 국내 디자인하우스는 에이디테크놀로지 밖에 없다"고 강조했다.

대만은 시스템 반도체 에코시스템이 워낙 잘 발달해있어 TSMC를 뒷받침해 주는 IP, 라이브러리 회사가 주변에 많지만, 국내에는 삼성전자를 뒷받침해 줄 생태계가 취약하다. 다양한 IP를 제공하는 파운드리가 시장에서 더 매력적일 수밖에 없다. 에이디테크놀로지는 IP의 중요성을 잘 알고 있기에 DSP로 전환한 뒤 내부에 인프라 부문을 새로 만들어 삼성 파운드리를 보충하고 있다.

이영근 전무는 이어 "Arm의 중앙처리장치(CPU) 성능을 개선할 수 있는 5㎚(나노미터·10억분의 1m) 공정용 표준셀 라이브러리와 S램 IP 개발을 완료해 MTO(테이프아웃)을 했고 상반기 안에 검증 결과가 나올 것"이라며 "또 AI용 반도체인 신경처리망장치(NPU)는 저전력이 중요한 요소인데, 저전력과 초소형, 빠른 속도를 구현하는 S램 메모리 라이브러리를 개발 중에 있고 역시 상반기에 완료될 예정"이라고 설명했다.

플랫폼 부문은 팹리스가 요구하는 스펙에 맞춰 SoC 기본 틀을 설계하는 부서다. 김선민 전무는 "현재는 자율주행자동차나 서버용 네오버스컴퓨팅시스템(CSS) 플랫폼 개발에 집중하고 있다"고 말했다.

플랫폼 부문이나 고객사가 프론트엔드 설계를 마친 뒤에는 백엔드 설계를 담당하는 SoC부문으로 공이 넘어간다. 박 전무는 "백엔드 설계는 (설계가) 고객사가 요구한 성능을 충족하는지 검증하고 파운드리의 요구사항을 반영한 다음 웨이퍼 제작을 위해 삼성전자에 전달하는 업무를 말한다"며 "파운드리로 넘어가기 직전엔 항상 우리 부서를 통과해야 한다"고 설명했다.

팹리스 고객사가 레벨제로(Level-0·반도체 설계 초기 단계에서 고객과 스펙 협의부터 디자인하는 사업 모델) 서비스를 원하면 플랫폼 부문에서 플랫폼을 설계한 다음 인프라, SoC 순으로 세 부문을 모두 거치고, 그게 아니라면 SoC부에서만 커버한다.

◇HPC·오토모티브 분야에 집중

에이디테크놀로지는 HPC와 AI, 오토모티브 관련 수주에서 성과를 쌓아가고 있다. 지난해 3㎚와 4㎚ 기반 HPC용 SoC 수주 실적을 내놓은 게 대표적이다. 독일 비디안티스(Videantis), 국내 팹리스인 보스반도체와 손잡고 자율주행차에 들어가는 5nm 기반 SoC 개발도 진행 중이다.

이윤섭 전무는 "지금 시대의 화두는 HPC와 오토모티브"라며 "회사가 어떤 수주를 추구하고, 그 시장의 성장성이 어떻냐를 보는 건 매우 중요하다. 에이디테크놀로지가 앞으로 크게 성장할 HPC와 오토모티브 칩 설계 역량이 강력하다는 것은 그만큼 수주를 확대할 여지가 크다는 얘기"라고 말했다.

HPC와 오토모티브용 고성능 칩은 고도로 복잡한 설계를 요구하는 경우가 많다. 에이디테크놀로지는 이 분야에서 차별화된 경쟁력을 내세우기 위해 빅다이(Big Die) 설계 역량을 갖췄다. 이영근 전무는 "에이디테크놀로지의 강점 중 하나가 빅다이 솔루션을 제공할 수 있다는 것"이라고 강조했다.

다이(die)는 웨이퍼에서 잘라낸 반도체 칩의 개별 단위를 말한다. 빅다이는 웨이퍼 한 장에 꽉 찰 정도로 큰 칩을 디자인해내는 것을 의미한다. 이윤섭 전무는 "칩 사이즈가 클수록 회로가 많이 그려지고 설계 난이도가 높아진다"며 "빅다이를 해낼 수 있는 역량이 있는 회사는 전 세계적으로 많지 않다"고 강조했다.
< 저작권자 ⓒ 자본시장 미디어 'thebell', 무단 전재, 재배포 및 AI학습 이용 금지 >

더벨 서비스 문의

02-724-4102

유료 서비스 안내
주)더벨 주소서울시 종로구 청계천로 41 영풍빌딩 5층, 6층대표/발행인성화용 편집인이진우 등록번호서울아00483
등록년월일2007.12.27 / 제호 : 더벨(thebell) 발행년월일2007.12.30청소년보호관리책임자김용관
문의TEL : 02-724-4100 / FAX : 02-724-4109서비스 문의 및 PC 초기화TEL : 02-724-4102기술 및 장애문의TEL : 02-724-4159

더벨의 모든 기사(콘텐트)는 저작권법의 보호를 받으며, 무단 전재 및 복사와 배포 등을 금지합니다.

copyright ⓒ thebell all rights reserved.