이 기사는 2023년 10월 18일 07:41 thebell 에 표출된 기사입니다.

메모리 반도체는 이제 스마트폰과 PC에 그치지 않고 데이터센터 등으로 응용처가 확대됐다. 주요 응용처가 시대 변화에 따라 바뀌면서 메모리 반도체도 진화가 요구되고 있다. 보다 빠르고 효율적인 저장장치의 역할을 수행하고 일부 연산 기능까지 구현하는 게 핵심이다.

이정배 삼성전자 메모리사업부장(사장)은 17일 삼성전자 뉴스룸에서 "D램과 낸드플래시의 집적도를 극한의 수준으로 높여 나갈 것"이라며 차세대 메모리 반도체의 핵심 키워드로 '고성능·고용량·저전력'을 꼽았다. 이 사장은 또 "중앙처리장치(CPU)와 그래픽처리장치(GPU)의 데이터 처리를 분담하는 새로운 메모리 솔루션이 필요한 시점"이라고 강조했다.

◇고성능·고용량·저전력이 진화의 방향

이 사장은 "메모리의 주요 응용처가 PC와 모바일에서 데이터센터로 이동했다"며 "방대한 데이터를 빠르게 처리하면서 총소유 비용(Total Cost of Ownership)도 절감할 수 있는 고성능·고용량·저전력 메모리가 요구되는 동시에 하이퍼스케일러(대규모 데이터센터를 운영하는 기업)의 요구에 맞춘 차별화된 메모리가 필요해졌다"고 말했다.

메모리 반도체 같은 세트(완성품)에 들어가는 부품은 원가경쟁력을 확보하는 것이 중요하다. 한 웨이퍼(반도체 원판) 안에서 칩을 더 많이 만들 수 있다면, 그만큼 원가를 절감할 수 있다. 미세공정을 도입해 반도체 회로 선폭을 줄이면 집적도를 높일 수 있다. 집적도가 향상된다는 것은 곧 전력 효율이 높아지고 웨이퍼 한 장당 생산할 수 있는 칩의 개수도 늘어난다는 것을 의미한다.

삼성전자의 D램 개발 방향은 회로 선폭 10나노미터(nm·1nm=10억분의 1m) 이하 D램으로 향하고 있다. 현재는 12나노급 D램을 양산 중이며 11나노급 D램을 개발하고 있다. 또 미세공정도 언젠가는 한계에 다다르기 때문에 3차원(3D)으로 적층하는 구조도 개발 중이다.

낸드의 경우 데이터 저장 공간인 셀을 수직으로 쌓아 올려 처리 용량을 늘리는 적층이 곧 기술경쟁력을 좌우한다. 단을 더 높게 쌓을수록 같은 면적에 더 많은 데이터를 저장할 수 있고, 웨이퍼 1개당 더 많은 개수를 생산할 수 있게 돼 생산성도 좋아진다.

이 사장은 "9세대 V낸드는 더블 스택(Double Stack) 구조로 구현할 수 있는 최고 단수를 개발 중으로, 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다"고 설명했다. 9세대 V낸드는 단수가 300단 전후로 추정된다. 앞서 삼성전자는 2030년까지 1000단 낸드를 개발한다는 로드맵을 발표했다.


◇연산기능까지 추가, 메모리의 역할 확장

이 사장은 또 "데이터가 급격히 증가함에 따라 메모리 본연의 기능인 데이터 저장뿐 아니라 연산 기능까지 추가로 요구되면서 메모리의 역할이 확장되고 있다"며 지능형반도체(PIM)와 프로세싱니어메모리(PNM) 기술도 강조했다.

PIM은 메모리에 연산 기능을 적용한 것을 말하며 PNM은 CPU와 메모리 반도체를 가까이 배치해 데이터 전송 시간을 줄이고 성능을 높이는 기술을 의미한다. PIM이 메모리 안에서 연산 기능을 수행한다면, PNM은 메모리 옆에 연산 기능을 두는 기술을 말한다.

이 사장은 "PIM과 PNM 기술을 고대역폭메모리(HBM)과 CMM(CXL 메모리모듈) 등의 제품에 적용해 데이터 연산 능력을 개선하고 전력 효율을 높이는 데 집중하겠다"고 설명했다 .

한편, 이 사장은 "기흥캠퍼스에 첨단 반도체 연구·개발(R&D) 라인을 구축하겠다"고도 했다. 이는 지난 8월 삼성전자가 기흥캠퍼스에 2028년까지 R&D 단지를 건설하기 위해 약 20조원을 투자하기로 한 것을 가리키는 걸로 보인다.