이 기사는 2024년 01월 31일 18:54 thebell 에 표출된 기사입니다.

"모바일, 클라우드를 넘어 인공지능(AI) 시대가 오면서 메모리가 고도화됐다. 한층 높아진 고객 요구에 맞춰 신제품을 개발 중이다."

김춘환 SK하이닉스 부사장은 31일 서울 강남구 코엑스에서 열린 '세미콘 코리아 2024' 기조연설을 통해 이같이 말했다.

시장조사기관 IDC에 따르면 전 세계 데이터 사용량은 2020년 64제타바이트(ZB)에서 2023년 120ZB, 2025년 181ZB까지 성장할 전망이다. 지난해 챗GPT가 촉발한 생성형 AI 시장이 대폭 커지면서 나타나는 결과다. SK하이닉스는 차세대 제품 선점을 통해 고대역폭 메모리(HBM)로 잡은 AI 주도권을 놓치지 않겠다는 의지를 드러내고 있다.

◇HBM 상승세 지속, 개별 D램 강화 추세…EUV 확대 주목

HBM은 복수의 D램을 적층해 만든 고부가 메모리다. 구체적으로 실리콘 관통전극(TSV) 공정을 통해 D램마다 수천 개의 구멍을 뚫은 뒤 밀착시켜 대역폭을 극대화한 것이 특징이다. 이를 통해 고속 병렬 연산에 적합한 제품이 된다. 빠른 엘리베이터를 여러 대 설치해 아파트 주민들의 이동을 원활케 하는 것과 유사한 원리다.

사실 HBM은 새로운 개념이 아니다. 2010년대부터 등장했으나 마땅한 응용처가 없어 확산되지 못했다. 하지만 지난해 AI 서버에서 엔비디아 등의 그래픽처리장치(GPU)와 시너지를 이루면서 HBM 시대가 열렸다. SK하이닉스는 지난해 업계 최초로 4세대 HBM(HBM3) 공급에 성공하면서 삼성전자가 주도하던 메모리 판도를 뒤집었다.


김 부사장은 "HBM은 2026년까지 연평균 성장률이 40% 이상에 달할 것"이라며 "올해 HBM3 대비 1.5배 개선된 HBM3E(5세대)를 양산할 계획이다. HBM4(6세대)는 2026년 예정"이라고 밝혔다.

세대를 거듭할수록 HBM을 구성하는 개별 D램 성능도 같이 높아져야 한다. D램은 회로 간 선폭이 10나노미터(nm)대에 접어들면서 1세대(1x)-2세대(1y)-3세대(1z)-4세대(1a)-5세대(1b)-6세대(1c) 순으로 구분되고 있다. 현시점에서는 1b가 최신 제품이다.

문제는 물리적인 한계로 선폭을 줄이는 것이 점점 더 어려워지는 부분이다. 반도체 업계에서 '극한 도전'이라는 부를 정도다. 이에 삼성전자와 SK하이닉스는 첨단 노광 기술인 극자외선(EUV) 공정을 D램 제조 시 활용하기로 했다. 1a부터 본격 적용 중이다.

1b까지는 기존 EUV가 쓰일 예정이나 선폭이 10nm 극초반인 1c부터는 이야기가 달라진다. EUV로도 공정 개선이 제한되기 때문이다. 이에 업계에서는 EUV 다음 버전인
하이뉴메리컬어퍼처(NA)' 기술 도입도 고려 중이다. 하이NA는 EUV 대비 렌즈 및 반사경 크기를 확대해 해상력을 0.33에서 0.55로 확대한 것이 핵심이다. 해상력은 렌즈나 감광 재료가 얼마나 섬세한 묘사가 가능한지 나타내는 수치다.


김 부사장은 "연구개발 중인 제품(1c로 추정)부터는 EUV로도 두 번 그리는 '더블패터닝'을 해야 해서 생산비용이 급증한다. 이를 해결하기 위해 하이NA 공정 개발이 필요하다"고 언급했다. 하이NA를 적용하면 한 번에 끝내는 '싱글패터닝'으로 가능한 셈이다.

앞서 SK하이닉스는 D램 세대가 높아질수록 EUV 투입 빈도를 늘리겠다고 발표한 바 있다. EUV 전문가인 반도체 업계 관계자는 "SK하이닉스가 EUV와 하이NA를 혼합하는 방안을 검토 중인 것으로 안다. 생산성, 비용 효율 등을 따져서 최적의 조합을 찾는 단계"라고 설명했다.

근본적인 D램의 구조를 전환하는 버티컬 게이트, 3차원(3D) D램 등도 대안으로 부상 중이다. 앞서 언급한 대로 선폭 축소가 더 이상 불가능에 가까워지고 있어 D램의 핵심 구성 요소인 게이트와 트랜지스터를 세우거나 쌓는 등의 다양한 방안이 강구되는 흐름이다. 김 부사장은 새로운 장비, 공정 개발 등이 동반돼야 해서 단기간 내 현실화되기는 어려울 것으로 내다봤다.

◇높아지는 낸드플래시 단수, 400단급 '하이브리드 본딩' 채택 검토

그동안 낸드플래시는 상대적으로 D램보다 차기작으로 넘어가는 난도가 낮은 것으로 여겨졌다. D램과 달리 데이터를 저장하는 커패시터가 없는 낸드는 선폭을 줄이기보단 쌓는 방식으로 제품 성능을 높이고 있다.

하지만 200단대에 진입하면서 적층 한계에 임박했다. 삼성전자 236단, SK하이닉스 238단 등에 도달한 상태다. 300단, 400단에 이르면 현재 공정으로는 정상 제품을 제조할 수 없다는 게 중론이다.


김 부사장은 "고종횡비(HARC) 식각의 높은 비용을 낮추기 위한 일부 공정 통합, (400단급부터) 낸드 게이트 물질인 텅스텐을 몰리브덴으로 교체하는 등 여러 방법 도입을 검토 중"이라면서 '하이브리드 본딩' 적용에 대해 이야기했다.

하이브리드 본딩은 기존 칩 연결에 활용되는 소재인 솔더블 또는 범프를 쓰지 않고 칩과 웨이퍼 구리 배선을 직접 붙이는 부착 방식이다. 이렇게 하면 입출력(I/O) 출구가 늘어나 대폭 줄일 수 있다. 이 기술은 8~12단 수준의 HBM이 16단으로 넘어갈 시에도 쓰일 예정이다.

더불어 전공정만큼이나 중요해진 후공정 역량 강화도 준비 중이다. 김 부사장은 "AI 시대에는 반도체의 전기적 연결과 속도가 중요하다"며 "메모리와 로직 반도체가 합쳐진 '원 패키지' 제품이 나온다. 메모리 회사의 역할이 커질 것"이라고 전했다.