thebell

인더스트리

삼성전자, 1b D램 경쟁력 입증 '가장 좁은 회로선폭' 이전 모델 대비 9.13% 축소…하이닉스·마이크론 대비 '우위'

노태민 기자공개 2024-11-14 07:47:57

이 기사는 2024년 11월 12일 15:02 thebell 에 표출된 기사입니다.

삼성전자의 10nm 5세대 D램(1b D램)이 주요 메모리 기업의 동일 제품 중 회로 선폭이 가장 좁은 것으로 나타났다. 최근 불거지고 있는 기술력 약화에 대한 우려를 불식시킨 셈이다. 업계에서는 차세대 D램 역시 삼성전자가 가장 좁은 회로 선폭을 선보일 것이란 기대가 나온다.

리버스엔지니어링 기업 테크인사이츠는 최근 보고서를 통해 삼성전자 1b D램의 회로 선폭이 12.54nm라고 밝혔다. 이전 세대와 비교해 9.13% 줄어든 수치다. 경쟁사인 SK하이닉스와 마이크론의 1b D램의 회로 선폭은 각각 12.65nm, 13.04nm 수준이다. 회로 선폭 측정에는 주사전자현미경(SEM)과 투과전자현미경(TEM)이 함께 사용됐다.
삼성전자의 1b D램 회로 선폭이 12.54nm 수준인 것으로 나타났다. <자료=테크인사이츠>
삼성전자는 이전 세대인 10nm 4세대 D램(1a D램) 미세화에서도 앞섰다. 1a D램에서 13.8nm 회로 선폭을 구현했다. SK하이닉스와 마이크론의 1a D램 회로 선폭은 각각 14.7nm, 14.6nm다.

회로 선폭은 반도체 성능을 나타내는 핵심지표 중 하나다. 선폭이 좁을 수록 트랜지스터의 집적도를 높일 수 있기 때문이다. 트랜지스터 집적도를 높이면 반도체의 성능과 전력 효율을 향상시킬 수 있다. 반도체 기술 발전도 회로 선폭을 줄이는 방향으로 흘러왔다. 내년 본격 양산될 것으로 예상되는 1c D램의 회로 선폭은 11nm 대로 줄어들 것으로 기대된다.

비메모리 회로 선폭 축소 속도는 더욱 빠르다. 삼성전자, TSMC 등 파운드리 기업들은 현재 3nm 반도체를 생산 중이며, 내년 2nm 반도체 양산을 앞두고 있다. 삼성전자의 갤럭시 워치 7에 탑재된 웨어러블용 프로세서 엑시노스 W930이 3nm 공정으로 만들어진 반도체다.

삼성전자가 경쟁사 대비 미세한 회로 선폭을 구현할 수 있었던 배경에는 선제적으로 도입한 극자외선(EUV) 공정이 있었다. 2020년 업계에서 가장 먼저 D램 생산 공정에 EUV 장비를 도입했다.

EUV 장비는 반도체 웨이퍼에 회로를 새기는 포토 공정에 활용되는 장비다. 미세 회로 선폭 구현을 위한 필수 장비다. 반면 SK하이닉스는 1a D램부터 EUV 공정을 적용했으며, 마이크론은 1c D램부터 EUV 공정을 도입할 예정이다.

D램 업계 관계자는 "삼성전자 D램의 경우 SK하이닉스나 마이크론과 비교해 EUV 레이어 수가 많다"며 "이러한 부분이 회로 선폭 미세화에 도움이 된다"고 말했다. 이어 "다만 EUV 레이어를 늘리면서 D램 원가 경쟁력에는 열세를 보이고 있는 상황"이라고 부연했다.

테크인사이츠는 1c D램에서도 삼성전자의 회로 선폭이 가장 좁을 것으로 전망했다. 최정동 테크인사이츠 수석부사장은 "삼성전자가 곧 출시할 1c D램 회로 선폭은 업계 최초로 11nm 이하가 될 것"이라고 설명했다. 삼성전자는 1c D램을 고대역폭메모리(HBM), GDDR, LPDDR, DDR 등에 활용할 예정이다.
< 저작권자 ⓒ 자본시장 미디어 'thebell', 무단 전재, 재배포 및 AI학습 이용 금지 >

더벨 서비스 문의

02-724-4102

유료 서비스 안내
주)더벨 주소서울시 종로구 청계천로 41 영풍빌딩 5층, 6층대표/발행인성화용 편집인이진우 등록번호서울아00483
등록년월일2007.12.27 / 제호 : 더벨(thebell) 발행년월일2007.12.30청소년보호관리책임자김용관
문의TEL : 02-724-4100 / FAX : 02-724-4109서비스 문의 및 PC 초기화TEL : 02-724-4102기술 및 장애문의TEL : 02-724-4159

더벨의 모든 기사(콘텐트)는 저작권법의 보호를 받으며, 무단 전재 및 복사와 배포 등을 금지합니다.

copyright ⓒ thebell all rights reserved.