이 기사는 2024년 11월 29일 11:00 thebell 에 표출된 기사입니다.

삼성전자 디바이스솔루션(DS) 부문도 임원 승진자가 전년 대비 크게 줄었다. 올 한 해 DS부문의 실적이 악화된 만큼 '신상필벌' 원칙을 적용한 것으로 풀이된다.

특히 이번 인사에서는 차세대 메모리 기술인 수직 채널 트랜지스터(VCT) 연구를 주도 중인 신규 임원 선임이 눈에 띈다. DS부문의 초격차가 사라졌다는 우려가 나오는 상황에서 R&D 역량을 제고하겠다는 의지가 담긴 인사로 읽힌다.

◇VCT D램·웨이퍼 본딩 연구 임원 승진

삼성전자는 2025년 정기 임원인사를 29일 단행했다. 반도체를 담당하는 DS부문에서는 부사장 승진자가 12명, 상무 승진자가 30명, 마스터 승진자가 9명 나왔다.

임원 승진자 중 눈여겨볼 인물은 임성수 DS부문 CTO 반도체연구소 DRAM TD1팀 신임 부사장이다. 임 부사장은 D램 제품 공정 인테그레이션 전문가로 D램 스케일링 한계 극복을 위한 VCT 개발을 주도하며 3차원 구조 제품 경쟁력을 확보했다는 평가를 받았다.

VCT는 10nm 미만 D램에 적용될 것으로 전망되는 반도체 구조다. 트랜지스터를 기존 수평 구조에서 수직으로 배치해 셀 면적을 줄이는 컨셉이다. 다만 게이트올어라운드(GAA), 핀펫(FinFET) 등 로직 공정 기술이 적용될 수 있어 공정 난이도가 높은 것으로 알려졌다.

또 VCT D램 생산 시 로직 공정 적용 가능성이 높은 만큼 파운드리 기술을 내재화한 삼성전자가 경쟁사 대비 유리한 상황이다. 삼성전자는 VCT D램 시제품을 지난 10월 열린 삼성 기술전에서 공개하기도 했다. VCT D램은 이르면 2027년 상용화될 것으로 예상된다.

문광진 DS부문 CTO 반도체연구소 차세대공정개발3팀장 신임 상무도 주목할만하다. 문 상무는 본딩·3D 인테그레이션 기술 전문가로 차세대 제품향 웨이퍼 본딩 기술 개발을 주도해 미래 경쟁력을 확보했다는 평가를 받았다.

웨이퍼 본딩은 낸드의 고단화, D램 집적도 향상을 위해 연구되고 있는 기술이다. 웨이퍼 본딩을 이용하면 2개 이상의 다이를 적층하는 방식으로 반도체를 생산할 수 있다. 먼저 메모리 영역에서는 페리페럴 다이와 메모리 셀 다이를 적층하는 과정에 사용될 것으로 예상된다.

웨이퍼 본딩 기술이 적용된 메모리 양산도 머지 않았다. 삼성전자 내부 로드맵에 따르면 삼성전자는 10세대 낸드부터 웨이퍼 본딩 기술 적용을 계획 중이다. D램 영역에서는 10nm 미만 D램 양산에 웨이퍼 본딩이 적용될 것으로 보인다.

◇실적 부진 파운드리, 눈에 띄는 승진자 없다

올 한 해 부진한 실적을 기록했던 파운드리사업부에서는 눈에 띄는 승진자가 없다. 파운드리사업부는 현재 선단 공정 안정화와 대형 고객사 확보에 어려움을 겪고 있다. 엑시노스 2500 생산 지연 등이 대표적인 사례다.

반면 제조&기술담당에서는 이화성 신임 부사장, 권오겸 신임 부사장 등이 승진했다. 두 부사장 모두 파운드리 기술 안정화를 이끌었다는 평가를 받았다. 두 부사장은 각각 4nm 공정 안정화와 레거시 제품 성능 및 사업 경쟁력을 강화했다는 평가를 받았다. 4nm 공정은 삼성전자 파운드리의 주력 공정이다. 최근 팹리스 기업에게 수율이 크게 상승했다는 호평을 받고 있다.

LSI사업부의 승진자도 적었다. 특히 주력 제품인 엑시노스 관련 승진자가 없었다는 점이 눈에 띈다. LSI사업부에서는 유상민 DS부문 S.LSI사업부 RF개발팀장이 부사장으로, 김우일 S.LSI사업부 AI SOC-P/J가 상무로 승진했다.